Diese Seite wird betreut von Thomas Unger
und ist Teil des Amiga bezogenen kickstart archives.
1. DRAM Chip- Gehäuse Information
DRAM steht für Dynamic Random Access Memory. DRAM Chips finden einzeln (ZIP und DIP) oder aber als Speicherriegel mit mehreren aufgelöteten Einzelchips (SOJ, TSOP Type II, SOP und SSOP) als Arbeitsspeicher Verwendung. Die Funktionsweise der Chips soll hier nicht beschrieben werden. Hierzu sei auf Quellen im Internet verwiesen. Die nachstehende Übersicht zeigt die gebräuchlichsten Gehäuseformen:
2. Entschlüsseln der DRAM Chip- Kennzeichnung
In den späten 80er Jahren des letzten Jahrhunderts waren die gebräuchlichsten DRAM Typen Page Mode (PM) und Fast Page Mode (FPM); in den frühen 90er Jahren dann FPM und FPM mit EDO (Extended Data Out). Die Speicherkapazität eines DRAM Chips wird in Megabit (MBit oder M) angegeben. 1 Megabit entspricht dabei 1.024 kBit oder 1024 *1024 = 1.048.576 Bit. Im allgemeinen nutzt jeder Hersteller - wie sollte es anders sein - ein eigenes Schema, um seine Speicherchips zu kennzeichnen. Ein einfacher Algorithmus kann in den meisten Fällen jedoch helfen, die Speicherkapazität eines Chips und Angaben zu seiner internen Organisation auch dann zu ermitteln, wenn er nicht in der tabellarischen Zusammenstellung der Teilenummern (Part Number Chart) gelistet ist. Gewöhnlich beginnt die Teilennummer mit zwei oder drei Zeichen, die den Hersteller ausweisen. Für einen FPM-, Nibble-, Static Column- oder EDO- DRAM Chip ist der Rest der Sequenz bis hin zu 16 MBit Chips nach mehr oder weniger dem gleichen Schema gebildet: Also zuerst die Identifikation des Herstellers, gefolgt von der Angabe der Gesamtspeicherkapazität, dem Refreshmodus, der internen Organisation (Bitbreite), dem Funktionsprinzip und abschliessend der Zugriffszeit. Herstellerspezifische Algorithmen zur Bildung der Teilenummern sind im Part Number Chart angegeben. Format : XXX AA BB CC D -EE XXX: Herstelleridentifikation: MB Fujitsu GM Goldstar/LGS HM Hitachi HY Hyundai MT Micron M5M Mitsubishi MCM Motorola uPD NEC MSM OKI MN Panasonic/Matsushita KM Samsung/SEC K Samsung/SEC (neuer Code) LH Sharp HYB Siemens/Infineon TMS Texas Instruments TC Toshiba AA : Gesamtspeicherkapazität: 1 : 1 MBit 4 : 4 MBit 16 : 16 MBit/4k Refresh 17 : 16 MBit/2k Refresh 18 : 16 MBit/1k Refresh BB : Interne Organisation (Datenbreite): 10 : 1 Bit (Bei 1 MBit Chips: 0 = 1 Bit) 40 : 4 Bit 80 : 8 Bit 16 : 16 Bit CC : I/O Modus: 0 : Fast Page Mode (FPM) 1 : Nibble Mode (NM) 2 : Static Column Mode (SCM) 3 - 9 : Fast Page Mode mit Extended Data Out (EDO) D : Gehäuse Information: J : SOJ T : TSOP Type-II EE : Zugriffszeit in Nanosekunden. Manche Hersteller lassen die Null weg. In diesem Falle ist die Zahl mit 10 so zu multiplizieren, dass sie im Bereich von 40 bis 150 ns liegt. Beispiele: TC51 1 0 00 -60 --> Toshiba, 1 MBit, 1 Bit (1Mx1), FPM, 60ns HYB51 4 4 00 -60 --> Siemens, 4 MBit, 4 Bit (1Mx4), FPM, 60ns HM51 18 16 0 -6 --> Hitachi, 16 MBit/1k Refresh, 16 Bit (1Mx16), FPM, 60ns
|